Изучаем параметры DDR3

для раздела Блоги
Рассмотрение диапазона таймингов, напряжений, частот, а также отличий от предыдущих типов – вот что является темой данной статьи.

DDR3
Стандарт Double Data Rate 3 является логическим продолжением цепочки SDR-DDR-DDR2. Как многие знают, отличие DDR от SDR состояло в том, что передача данных по интерфейсу происходила на обоих фронтах опорной частоты, а не по положительному фронту, как у SDR. Таким образом, за один такт передавалось вдвое больше информации. Чтобы информацию с вдвое большей скоростью передать контроллеру, она должна и поступать их чипов вдвое быстрее. Это реализовано с помощью удвоения внутренней ширины модуля памяти. При этом за одну команду чтения мы получаем сразу n единиц данных. Такая архитектура была названа n-prefetch. Общая формула расчёта – 2^n prefetch, где n – поколение устройства памяти. У DDR1 одной командой передаётся 2 единицы данных, у DDR2 – 4, соответственно у DDR3 – 8. При этом минимальное значение Burst Length (параметра, определяющего длину считываемого за раз пакета данных) соответственно равно 2, 4 и 8.

Понятно, что с переходом на новое поколение количество данных, передаваемых интерфейсом за такт, не меняется, иначе менялось бы название (QDR, ODR). Меняется только ширина внутренней шины модуля. Таким образом, в модуле DDR 400 опорная частота составляет 200МГц (DDR), частота чипов 200МГц (2n-prefetch). В модулях DDR2-800 опорная частота равна 400МГц (DDR), внутренняя частота чипов – 200МГц (4n-prefetch). В модуле DDR3-800 опорная частота равна 400МГц, а частота чипов – 100МГц (8n-prefetch).

Отсюда становится ясно, почему всё время растут тайминги памяти. Если чипам нужно 10нс для тайминга CL (это CL=2 на DDR400), то в модуле DDR2-800 этот тайминг будет равняться 4, при той же частоте чипов, т.к. абсолютное значение времени не изменилось (10нс), а относительное (из-за уменьшения вдвое длительности одного такта) увеличилось вдвое. Для DDR3-1600 этот тайминг уже будет составлять 8 тактов. Хочется добавить по поводу таймингов при одинаковой частоте интерфейса – DDR2-800 и DDR3-800, к примеру. Тайминги у них равны, а вся разница вытекает из обкатанности одного процесса к моменту выпуска другого поколения, то есть из-за сравнения необкатанной новой технологии и обкатанной старой.

От слов к делу.
Основные нововведения:

Частоты 800/1066/1333/1600МГц
Напряжение питания 1.5В
Дифференциальный фронт сигнала
Burst Length 4(Burst terminate), 8
Динамическая терминация сигнала на чипе (Dynamic ODT)
Поддержка программируемого CAS Latency в (4), 5, 6, 7, 8, 9, 10, 11 тактов
Поддержка программируемого Additive Latency в режимах 0, CL-1, CL-2.
Программируемый CAS Write Latency (CWL) в 5, 6, 7, 8 тактов
Переключение BL на лету
8 логических банков
Наличие встроенного термодатчика (является нововведением для десктопной платформы, но уже было реализовано в FB-DIMM).
Выбор мощности сигналов с помощью EMRS
Поддержка Auto Self Refresh
8 бит предвыборка


На данный момент представлены чипы двух плотностей – 512Mbit и 1Gbit.

Разными производителями выпущены модули от 256MB до 2GB. В скором времени планируется наладить выпуск 16ГБ модулей, в первую очередь для серверного рынка.


Количество банков составляет 8, что означает использование тайминга tFAW на всех модулях. Напряжение по спецификации составляет 1,5В. Модули, предназначенные для разгона или разогнанные производителем, будут работать традиционно при большем напряжении. Согласно даташиту Hynix DDR3 SDRAM Unbuffered DIMMs Based on 1Gb Z ver., максимальное допустимое напряжение составляет 1.975В, то есть модули будут работать при напряжениях до 2,0В. Оверклокеры-экстремалы будут использовать и большие значения, но очень маловероятно, что для постоянного использования напряжение будет превышать 2,1В. Об этом можно судить как по процентному соотношению напряжения при разгоне DDR2, так и вольтмодам GDDR3. Частоты этого типа памяти, как я писал ранее будут начинаться с 800МГц и дойдут до 1600МГц. Отсюда, кстати, можно сделать интересное наблюдение – частота чипов не меняется с течением времени. У DDR внутренняя частота была в диапазоне 100-200МГц (DDR200-DDR400), у DDR2 – то же самое, начиналось со 100 и заканчивалось 200МГц (DDR2-400 – DDR2-800). Стандарт DDR3 продолжает эту тенденцию со своим диапазоном частот DDR3-800 – DDR3-1600 (реальная внутренняя те же 100-200МГц). Стало быть, DDR4, наиболее вероятно, будет работать на частотах интерфейса от DDR4-1600 до DDR4-3200. Это ниже, чем рамки частот GDDR. Связано это с более жесткими ограничениями на подаваемую чипам мощность и требованиями к охлаждению и таймингам. Исследование вопроса диапазона частот GDDR разных версий и DDR во внештатном режиме может быть исследовано позднее.

Наличие термодатчика позволит обычным пользователям узнать условия работы модулей памяти. Эта функция перекочевала из серверного рынка, где крайне важна стабильность системы и проработан детальный механизм троттлинга (замедления) чипа при превышении допустимой температуры. Также меняются такие характеристики как обновление памяти и другое, направленное на повышение стабильности горячего модуля и его охлаждение. Но в декстопной платформе маловероятно, что обычный пользователь станет интересоваться такого рода информацией. Другое дело - оверклокер, который разгоняет с повышение напряжения до 30% и выше, ставит водяное охлаждение или обкладывает их сухим льдом. Для проверки эффективности охлаждения и послужит этот механизм при нормальной его реализации (то есть с возможностью удобного считывания такого рода данных). Почти наверняка интерфейсом передачи станет шина Smbus, по которой также передаётся информация SPD модулей.

Теперь об одном из важнейших параметров нового типа памяти – таймингах. Все принятые стандартом схемы таймингов сведены в таблицу. Соответствие режимов CL-X и CWL-X с частотами дано для установления обратной совместимости различных модулей.



Назначение и описание всех таймингов можно найти в моей статье "Что такое тайминги?"


Отсюда видно, что уже расписаны параметры для будущих 8Гб чипов. А также факт, что подтайминги вроде WR, WTR и другие не поменялись относительно DDR2. Разница лишь в основных таймингах. Именно они и будут определять расстановку сил DDR3 vs DDR2 и привлекательность новинки. Модули уже начали появляться в продаже, но нормальных обзоров с изменением таймингов и разгоном проведено не было.

Использованная литература:
1. JEDEC STANDARD DDR2 SDRAM SPECIFICATION JESD79-2C
2. Samsung DDR3 SDRAM Specification revision 0.1
3. Samsung 512Mb E-die DDR3 SDRAM Specification
4. Hynix DDR3 SDRAM Unbuffered DIMMs Based on 1Gb Z ver.

Обсуждение статьи идёт на конференции Overclockers.ru.
Telegram-канал @overclockers_news - это удобный способ следить за новыми материалами на сайте. С картинками, расширенными описаниями и без рекламы.
Оценитe материал

Возможно вас заинтересует

Популярные новости

Сейчас обсуждают