VRM на Core i*, записки на полях.
реклама
Figure 1-14. Start Up Sequence Functional Block Diagram
Интересно, начальное напряжение (VID) задается внешними? резисторами.
Но ладно, это семечки.
1.9.2 Load Current Signal (Iout) (REQUIRED)
Iout load current measurement is required for power management features of the
processor. This signal will be connected directly to the processor.
The VR11.1 PWM should have an analog output that varies linearly and represents the
total output current from the voltage regulator. Voltage on this pin will be linearly
proportional to the output current. Proportional gain will be platform specific and
needs to be externally programmable. The dc-dc regulator on the platform will provide
gain setting to processor using Power On Configuration (POC) lines (3 bit information
to select one of 8 different gain options). The POC levels are multiplexed onto the VID
lines with pull-up and pull-down resistors and read by the processor during the TD0
time (between VTT being valid and Vtt_PG asserting). After Vtt_PG is asserted the VID
CMOS drivers override the MSID, POC pull-up and pull-down resistors. See Table 1-8,
“Interface Signals Parameters” for more information.
Ээээ .... надеюсь, туда не придется лезть.
Table 1-14. Iout Analog Output Requirements
Это что, аналоговый выход из процессора о его токе потребления? Прям можно амперметр вешать? Гы!
Обещают до 0.9В Этот параметр тесно связан с POC и не является абсолютной величиной. Ну блин, надо же было всё изг усложнить.
Table 1-16. Iout Accuracy Requirements
О, таблица очень даже 'в кассу'. Сразу видно, что измерения будут очень точными. Сарказм рекой.
Vdroop от платформы наваевает веселенькие мысли. При напряжении питания процессора 1.2В обещают droop до 0.2В
Гнать будем или как?
По самой PCB - 6 слоев. Да, явно дешевка. Развести можно, но шины питания в ущерб.
Раздел 2.6 очень интересный. Столько всего написали ... главное прищуриваться в правильном направлении.
The LGA1366 socket is characterized by two impedance paths that connect to the
motherboard at ‘SktN’ (‘north’ connection), and ‘SktS’ (‘south’ cavity connection).
I_PWL is a piece-wise linear current step that is used to stimulate the voltage droop
as seen at the motherboard-socket interface and is defined in Figure 2-21 and
Table 2-16. This load step approximates the low frequency current spectrum that is necessary to evaluate bulk capacitor, mid-frequency capacitor and PWM controller performance.
Конденсатор фильтра в казу и процессор обломится с всеми своими 'вумностями' по переключению тепловых пакетов. (не проверял!)
А то все говорят - программно нельзя поменять, попрятали. Против лома нет приема ... ага, акромя другого лома.
Figure 2-16 (и дальше) - Медитация для разработчика.
Как учил меня шеф - еще раз сделаешь токовый датчик из трассы PCB - УВОЛЮ!
Дааа, жаль, в Intel он не работал - может быть заставил их думать.
Разброс параметров трасс без специальной подгонки (калибровки) - ваааще отсой! А они на этом делают аппроксимацию свойств преобразователя-процессора. Не удивляйтесь хреновому разгону на 'такой-же-ведь' матплате.
p.s.
Мать моя женщина! Они и на 4х слоях делают?!?!?!?!?
В сад, все в сад. Этот отстой за 200$ пусть сами жр... едят! (
Если вдруг появятся мысли, обращайтесь в ЛС - https://forums.overclockers.ru/memberlist.php?mode=viewprofile&u=3025
Хотя, пока лично у меня не появится это железо, данный вопрос интересен так-же, как фаза Луны.
реклама
Лента материалов
Соблюдение Правил конференции строго обязательно!
Флуд, флейм и оффтоп преследуются по всей строгости закона!
Комментарии, содержащие оскорбления, нецензурные выражения (в т.ч. замаскированный мат), экстремистские высказывания, рекламу и спам, удаляются независимо от содержимого, а к их авторам могут применяться меры вплоть до запрета написания комментариев и, в случае написания комментария через социальные сети, жалобы в администрацию данной сети.
Сейчас обсуждают