На международной конференции IEEE IEDM в Сан-Франциско компания Samsung Electronics и Технологический институт Samsung (SAIT) продемонстрировали ключевое решение для реализации оперативной памяти (DRAM) суб-10-нм класса. Новая технология ориентирована на применение в будущих поколениях микросхем 0a и 0b.

Автор изображения: Samsung

Основным достижением инженеров стало создание вертикально-канальных транзисторов (VCT) на основе аморфного оксида индия-галлия (InGaO) для архитектуры Cell-on-Periphery (CoP). Данная структура предполагает вертикальное размещение ячеек памяти над периферийными схемами. Ранее внедрение такой компоновки было ограничено высокими температурами производства (около 550C), которые приводили к повреждению нижних слоев транзисторов.

Применение InGaO позволило сохранить стабильность характеристик устройства при термической обработке. Согласно результатам тестов, после отжига в азотной среде при температуре 550C вариация порогового напряжения (Vt) не превысила 0,1 эВ, что свидетельствует о сохранении исходной производительности транзисторов. Кроме того, испытания на ускоренное старение подтвердили возможность стабильной эксплуатации подобных чипов в течение более чем 10 лет.

Отраслевые эксперты отмечают, что на данный момент разработка находится на стадии исследования. До начала массового производства DRAM-памяти поколения 0a или 0b с использованием данной технологии потребуется время для ее коммерческой адаптации.