Производители микросхем постепенно приближаются к физическим ограничениям классического уменьшения транзисторов. IBM показала новый подход, где дальнейшее снижение размеров связано не только с уменьшением компонентов, но и с изменением их расположения внутри чипа.

 Чип IBM, изготовленный по техпроцессу менее 1 нм. Фото: IBM.

IBM представила технологию субнанометровых чипов, заявив о переходе к уровню ниже 1 нанометра. Разработка получила название nanostack и использует трехмерное размещение элементов, позволяющее увеличить количество транзисторов на ограниченной площади.

По данным компании, новая технология рассчитана на размещение почти 100 млрд транзисторов на чипе размером с ноготь. IBM сравнивает эту плотность со своей 2-нм технологией, представленной ранее.

Основная особенность подхода заключается в вертикальном объединении компонентов. Вместо дальнейшего простого уменьшения отдельных элементов IBM использует трехмерную архитектуру, которая должна помочь продолжить развитие микросхем после перехода к более сложным техпроцессам.

Компания указывает, что новая технология может обеспечить до 50% прироста производительности или до 70% повышения энергоэффективности по сравнению с 2-нм решениями IBM. При этом речь идет о разработке технологии, а не о готовых коммерческих процессорах.

IBM рассматривает возможность выхода подобных решений на производство примерно через пять лет. До этого компании предстоит проверить возможность масштабирования технологии для массового выпуска чипов.