На конференции IEDM компания TSMC представила дорожную карту для создания микросхем следующего поколения с более чем триллионом транзисторов к 2030 году. Они планируют достичь такого количества транзисторов благодаря применению усовершенствованной 3D-упаковки и повышению сложности монолитных чипов. Для этого компания собирается улучшить свои технологические узлы и выпустить несколько новых - N2, N2P, N1.4 и N1. TSMC также утверждает, что плотность упаковки и плотность транзисторов должны расти параллельно, несмотря на популярность многочиповых архитектур. Для упаковки более мелких микросхем компания использует передовые технологии, такие как CoWoS, InFO и 3D-стекирование. TSMC продолжает инвестировать в литейную производство, чтобы удовлетворить требования будущих полупроводниковых плотностей. Однако, несмотря на амбициозные планы TSMC, физические ограничения все равно оказывают влияние на сроки достижения этих целей.