TSMC выстраивает дорожную карту техпроцессов ниже 2 нм в отдельную линейку «Angstrom Era», куда входят A16, A14 и запланированные A13 и A12.  В этой серии компания опирается на нанолистовые транзисторы, тыльную подачу питания и постепенное повышение плотности для чипов высокопроизводительных вычислений и ИИ‑нагрузок. 

Изображение: WCCFTech

Узел A16 TSMC описывает как развитие 2‑нм семейства N2 с сохранением нанолистовых транзисторов и внедрением системы подачи питания с тыльной стороны кристалла Super Power Rail.  Перенос силовых линий на обратную сторону высвобождает на лицевой стороне больше ресурсов для сигнальных трасс, уменьшает падение напряжения и повышает эффективность распределения питания в логике.

По сравнению с N2P TSMC обещает для A16 увеличение скорости на 8–10% при том же напряжении питания и, в альтернативном режиме, снижение энергопотребления на 15–20% при сохранении частоты. Плотность логических элементов и ячеек SRAM, по оценке компании, вырастет примерно на 8–10%, что важно, по сути, для высокопроизводительных чипов с плотной разводкой питания и сигналов.

Согласно плану, TSMC рассчитывает запустить серийное производство по техпроцессу A16 в четвертом квартале 2026 года; реальные коммерческие чипы на его основе ожидают не раньше 2027–2028 годов.  Дальнейшее развитие «Angstrom Era» включает A14, а затем A13 (1,3 нм) и A12 (1,2 нм), производство которых должно начаться примерно к 2029 году и также использовать подход с тыльным питанием для дальнейшего увеличения плотности и эффективности.