На совместном брифинге на этой неделе KAIST и TERA представили перспективную дорожную карту для стандартов памяти с высокой пропускной способностью (HBM) и платформ ускорителей, которые будут их использовать. Общий план охватывает пять поколений, от HBM4 до HBM8, каждое из которых обещает существенный прирост емкости, пропускной способности и сложности упаковки.
Первым идет стандарт HBM4, срок развертывания которого назначен на 2026 год в графических процессорах ИИ и ускорителях для центров обработки данных. Он будет обеспечивать приблизительно производительность 2 ТБ/с на стек при скорости выводов 8 Гбит/с по 2048-битному интерфейсу. Стеки кристаллов достигнут 12–16 слоев, что дает в общей сложности от 36 до 48 ГБ на пакет с мощностью 75 Вт.
Планируется, что будущая серия ускорителей NVIDIA на архитектуре Rubin и карты AMD Instinct MI500 будут использовать память HBM4, причем Rubin Ultra получит в два раза большее количество стеков памяти. Что касается AMD, то компания планирует использовать до 432 ГБ на устройство.
На 2029 год назначен дебют памяти HBM5, которая сохранит скорость 8 Гбит/с, но удвоит количество линий ввода-вывода до 4096 бит, увеличив пропускную способность до 4 ТБ/с на стек. Мощность увеличится до 100 Вт, а емкость увеличится до 80 ГБ с использованием 16-уровневых стеков по 40 Гбит.
Ожидается, что ускоритель Feynman от NVIDIA станет первым, который получит память HBM5, упаковав от 400 до 500 ГБ памяти в многокристальный пакет с потреблением более 4400 Вт общей мощности. К 2032 году стандарт HBM6 удвоит скорость до 16 Гбит/с и увеличит пропускную способность до 8 ТБ/с на 4096-битном интерфейсе. Толщина стека может вырасти до 20 слоев, поддерживая до 120 ГБ на стек при мощности 120 Вт. Затем дорожная карта предсказывает выход HBM7 в 2035 году, которая получит скорости до 24 Гбит/с, 8192-битный интерфейс, пропускную способность 24 ТБ/с и до 192 ГБ на стек при мощности 160 Вт.
Что касается стандарта HBM8, то он должен дебютировать в 2038 году со скоростью 32 Гбит/с, 16384-битным интерфейсом, 64 ТБ/с и стеками от 200 до 240 ГБ, а также мощностью до 180 Вт. Помимо обычной DRAM, на брифинге также показали гибридные архитектуры HBM-HBF (High-Bandwidth Flash) для удовлетворения потребностей крупномасштабного вывода ИИ, объединяя флэш-память на основе NAND со стеками DRAM через сверхбыстрые сквозные кремниевые переходы. Поскольку ускорители развиваются в сторону повышения пропускной способности до петабайт и многочиплетных конструкций, то новые стандарты HBM и HBF являются единственным путем дальнейшего продвижения производительности.