Определённо, компания TSMC спешит успеть везде. Во всяком случае, руководство тайваньского чипмейкера открыто делится планами по расширению списка техпроцессов, которые готовятся для внедрения в ближайшем будущем. Кроме уже известной информации о пилотном запуске 7-нм FinFET линий и подготовке 12-нм FinFET техпроцесса вскоре компания предложит планарный 22-нм техпроцесс, как простое увеличение оптического разрешения для 28-нм техпроцесса, а также обещает улучшенный 7-нм FinFET техпроцесс или 7+ FinFET.

Помимо данных о снижении технологических норм производства полупроводников TSMC рассказала об улучшении фирменной технологии стековой компоновки двух кристаллов, о совершенствовании выпуска RF CMOS решений (интеграция высокочастотных цепей в рамках техпроцесса КМОП), о новых транзисторных структурах и новых материалах для изготовления чипов и о путях достижения 3-нм техпроцесса и даже меньших норм производства. В дополнение к этому компания создаёт комплексное предложение, способное помочь в разработке систем машинного обучения, которое оформит до конца текущего года.

В настоящий момент TSMC рапортует о высоком выходе годных массивов из 256-Мбит SRAM, выпущенных с использованием первого поколения 7-нм техпроцесса компании — этот показатель находится на уровне 76%. Также компания отмечает, что ядра ARM Cortex-A72 в данном техпроцессе уверенно преодолевают планку 4 ГГц для тактовой частоты. Интересно отметить, что данная платформа поддерживает создание интегрированных на кристалл катушек индуктивности, что открывает путь к интегрированным регуляторам напряжения (от чего компания Intel отказалась в 14-нм процессорах Skylake).

Опытное производство 7-нм решений по заказам клиентов компания рассчитывает начать в апреле. В мае ожидается поступление первых 12 цифровых проектов для этих норм. За последующие 12 месяцев TSMC ожидает получить заказ на 20 цифровых проектов в рамках выпуска 7-нм решений. Коммерческое производство 7-нм чипов, напомним, ожидается в первом квартале 2018 года.

Первое поколение 7-нм FinFET техпроцесса обещает в 3,3 раза увеличенную плотность размещения элементов (затворов) и на 35% увеличенную скорость работы или на 60% сниженное потребление энергии по сравнению с техпроцессом 16+ FinFET. Техпроцесс с нормами 7 нм получит новые библиотеки для компоновки ячеек памяти, новые макросы для организации работы кэш-памяти и новые преобразователи SerDes. Утверждается, что на основе техпроцесса TSMC предоставит уникальные инструменты (потоки) для создания решений для автомобильной электроники, смартфонов, суперкомпьютеров и вещей с подключением к Интернету. Например, 7-нм техпроцесс для серверных платформ обещает на 5% более производительные транзисторы, чем "общий" 7-нм техпроцесс и всё это в одном поколении техпроцесса.

Отдельно сообщим, что до конца года компания собирается выпустить около 400 000 пластин с 10-нм чипами, а в 2019 году объём выпуска 10-нм и 7-нм чипов должен быть как минимум утроен. По другой информации, в этом году объём выпуска пластин с 10-нм решениями превысит объём выпуска пластин с 16-нм чипами. Но жизнь 10-нм техпроцесса обещает оказаться короткой. В этом может помочь второе поколение 7-нм FinFET техпроцесса или 7+ FinFET. Техпроцесс 7+ FinFET обеспечит рост плотности элементов на кристалле в 1,2 раза, а также увеличение производительности на 10% или снижение энергопотребления на 15% по сравнению с первым поколением 7-нм техпроцесса.

Важно, что для производства 7+ FinFET, которое должно стартовать в 2019 году, компания собирается использовать EUV-литографию. Это позволит перейти от четырёх- и пяти-шаговой проекции в случае иммерсионной литографии к одношаговой в случае EUV (по одному фотошаблону на слой вместо четырёх-пяти фотошаблонов). В компании рассчитывают начать рисковое производство с массовым использованием EUV-сканеров в июне 2018 года. Для миграции на техпроцесс с EUV-проекцией от разработчиков понадобится только использовать ориентированные на EUV-проекцию инструменты проектирования.

Промежуточную позицию между планарным 22-нм техпроцессом, о котором расскажем ниже, и 10/7-нм FinFET техпроцессами будет занимать 12-нм FinFET процесс. Техпроцесс 12 нм FinFET будет ориентирован на применения, которые сейчас завязаны на техпроцесс 16FFC — это смартфоны средней категории, видеопроцессоры (не GPU) и вещи с подключением к Интернету из высшей категории продуктов. Графические процессоры и FPGA сегодня используют техпроцесс 16FF+ и будут мигрировать на 10/7-нм техпроцессы. Рисковое производство по техпроцессу 12FFC начнётся до июня текущего года. По сравнению с техпроцессом 16FFC техпроцесс 12FFC обеспечит 1,1-кратный прирост по скорости или 0,7-кратное снижение потребления.

В зависимости от потребности техпроцесс 12FFC позволит выпускать чипы с 20% уменьшением площади чипа, но с частотами до 2.4 ГГц или с частотами свыше 2.4 ГГц, но без оптимизации площади кристалла. Проектирование под техпроцесс 12FFC то же самое, что и для техпроцесса 16FFC (маски, ячейка SRAM, I/O). Отдельно будет доступна экономичная версия техпроцесса 12FFC с питанием на уровне 0,5 В.

Наконец, TSMC представит планарный 22-нм техпроцесс в качестве конкурирующего с техпроцессом GlobalFoundries на пластинах FD-SOI с нормами 22 нм (а позже и 12-нм). По утверждению TSMC, выпуск чипов на монолитных пластинах проверен временем, тогда как за всё время выпущено не более 10 тыс. пластин с чипами на пластинах FD-SOI. Разработчики, уверены в компании, смогут без труда переключиться с проектирования 28-нм планарных чипов на 22-нм планарные, тогда как переход с 28-нм техпроцесса на 22-нм с использованием пластин FD-SOI будет сопряжён со сменой инструментария.

По сравнению с техпроцессом 28 HPC+ техпроцесс с нормами 22 нм позволит уменьшить на 10% площадь кристалла и ускорить работу транзисторов на 15% или снизить потребление на 35%. Версия 22-нм техпроцесса со сверхнизким потреблением обеспечит снижение площади кристалла на 20% и ускорение работы чипа в 1,32 раза или снижение потребления в 0,45 раза. В заключение остаётся пожелать разработчикам не заблудиться во всём этом многообразии техпроцессов компании TSMC.