Новые техпроцессы: TSMC полна планами, но не оптимизмом

Неделю назад на встрече с аналитиками руководство тайваньского контрактного чипмейкера компании TSMC рассказало о положении дел с освоением текущего 7-нм техпроцесса и об уровне разработок техпроцессов 7+ нм и 5 нм. Два последних техпроцесса, как вам должно быть известно, частично будут использовать сканеры со сверхжёстким ультрафиолетовым излучением EUV. Массовое производство чипов 7+ начнётся в начале следующего года. Тогда же компания начнёт рисковое производство с нормами 5 нм.

Кроме этого TSMC сообщила о разработке полудюжины новых технологий упаковки чипов, поделилась данными о разработке технологий для снижения потребления решений и об уменьшении токов утечек в рамках 22/12-нм техпроцессов, рассказала о других технологиях и об изысканиях в рамках создания новых транзисторных структур. В целом компания ожидает обработать в этом году 12 млн пластин и увеличить расходы на исследования и модернизацию производства. Также TSMC похвасталась созданием в Китае самой передовой фабрики (в Нанкине) с использованием 16-нм FinFET техпроцесса. В общем, всё выглядит грандиозно, многообещающе и представляется полномасштабным наступлением прогресса.

Во всей этой полноте планов есть только один изъян: дальнейшее снижение масштабов техпроцесса даёт всё меньше и меньше улучшений. Тот же рост производительности, например, снизился с прироста свыше 30 % до диапазона от 10 % до 20 %. Компенсировать данное снижение темпов прироста "прогресса" компания намерена с помощью ряда специальных технологий и благодаря новым типам компоновки и упаковки чипов.

Переход от 16-нм техпроцесса на 7-нм позволил компании поднять производительность транзисторов на 35 % или снизить потребление до 65 %. Плотность размещения затворов транзисторов при этом увеличилась в 3 раза. Следующий техпроцесс 7+ нм, к примеру, не сможет поднять производительность, а только лишь уменьшит потребление до 20 % и увеличит плотность размещения элементов до 10 %. При этом разработчикам придётся использовать новую структуру ячейки SRAM, что само по себе напрягает. В целом TSMC уже подготовила многие стандартные блоки для выпуска в рамках техпроцесса 7+ нм, но ряд ключевых стандартных решений ещё предстоит разработать и сертифицировать, что произойдёт только к концу этого года или в начале следующего года (а как тогда готовить проекты?). Это касается блоков 28–112G SerDes, встраиваемых массивов FPGA, HBM2 и интерфейса DDR5.

Полностью сертифицированные инструменты для проектирования под техпроцесс TSMC 7+ нм обещают появиться в августе. Пока же компания заявляет о хорошем уровне выхода опытных 7+ нм 256-Мбит массивов SRAM. На этой стадии техпроцесс 7+ нм показывает лучший выход опытной продукции, чем в случае разработки первого поколения 7-нм техпроцесса.

Если сравнивать с первым 7-нм поколением техпроцесс с нормами 5 нм, то TSMC рассчитывает увеличить плотность размещения транзисторов в 1,8 раза. Снижение потребления при этом может составить до 20 % или выльется в прирост производительности до 15 %. В то же время компания сообщила о разработке технологии "экстремально низкого питания на уровне порогового напряжения" Extremely Low Threshold Voltage (ELTV), детали о которой пока не раскрыла, но пообещала, что это может поднять производительность до 25 %. В любом случае, что объединяет техпроцессы 7+ нм и 5 нм, компания не сможет достичь обещанного результата, если со сканерами EUV что-то пойдёт не так, а "не так" может пойти много чего.

Например, пока не готовы защитные плёнки (покрытия), защищающие кремниевые пластины от разрушающего EUV-излучения. Прозрачность покрытия достигает сегодня 83 %, тогда как требуется не менее 90 % прозрачности. Достичь требуемого уровня прозрачности защитных покрытий в компании рассчитываю в следующем году. Есть проблемы с фоторезистом. Дозы фоторезиста (толщину слоя) необходимо снижать, но качество фоторезиста пока не позволяет этого сделать.

Также для полноценного производства не хватает мощности излучения сканеров EUV. Действующие сканеры в среднем за сутки показывают непрерывную мощность излучения 145 Вт, чего катастрофически мало для коммерческого производства. В апреле TSMC получила сканеры с устоявшейся мощностью 250 Вт, а в следующем году рассчитывает поднять мощность излучения этих установок до 300 Вт. Всё это, что интересно, не беспокоит компанию Samsung, которая фактически на том же оборудовании рассчитывает начать использовать EUV-сканеры в производстве уже во второй половине этого года. Правда, аналитики не верят, что это опережение поможет Samsung отобрать у TSMC заказы Apple или Qualcomm.

Наконец, инструменты для проектирования 5-нм чипов в версии 0.5 EDA появятся в июне, а в виде полных комплектов для разработчиков версии 0.5 в июле. В то же время готовые для использования IP-блоки будут сертифицированы для 5-нм техпроцесса не раньше следующего года — это интерфейсы PCIe Gen 4, DDR4, USB 3.1 и другие.

Telegram-канал @overclockers_news - это удобный способ следить за новыми материалами на сайте. С картинками, расширенными описаниями и без рекламы.
Оценитe материал
рейтинг: 5.0 из 5
голосов: 2

Возможно вас заинтересует

Сейчас обсуждают