Компания AMD начала использовать встроенный в процессор контроллер памяти одновременно с анонсом семейств Opteron и Athlon 64. Наряду с очевидными достоинствами, такой подход имел и некоторые недостатки. Например, быстродействие подсистемы памяти значительно увеличивалось, и практически не зависело от возможностей чипсета, но снижалось по мере роста задержек. Именно поэтому AMD видит всё меньше смысла в переходе на поддержку памяти типа DDR-II, задумываясь об использовании DDR3. Память типа DDR-II не даёт ощутимого прироста производительности, но накладывает определённые ограничения по электрической нагрузке. Возможно, что через год AMD выгоднее будет реализовать поддержку DDR3, минуя стадию поддержки DDR-II.

Интегрированный контроллер памяти процессоров AMD постоянно совершенствовался, и с каждой новой ревизией ядра старался научиться использовать более агрессивные тайминги, либо увеличить число одновременно поддерживаемых модулей, работающих в предельно допустимых режимах. Недавно появились слухи о возможности поддержки новыми ревизиями ядер процессоров Athlon 64 памяти DDR 500, которые нам уже приходилось слышать на этапе подготовки к производству степпинга E3/E4. Пока память такого типа не сертифицирована официально, хотя многие производители выпускают куда более быстрые модули DDR-I. Если DDR 500 и будет поддерживаться, то только следующими ревизиями серии E. Можно предположить, что популярные в среде оверклокеров степпинги E3 и E4 ещё не являются вершиной эволюции, и до перехода на Socket M2 и степпинг F процессоры AMD порадуют нас новыми промежуточными ревизиями.

Заметим, что для процессоров с двумя ядрами наличие встроенного контроллера памяти является однозначным преимуществом, так как два ядра требуют более высокой пропускной способности. В нынешнем поколении процессоров с двумя ядрами AMD сделала контроллер памяти общим, что в какой-то мере снизило удельную пропускную способность, приходящуюся на каждое ядро. Поскольку в будущем AMD перейдёт на использование процессоров с четырьмя ядрами, концепцию работы контроллера памяти каким-то образом придётся пересмотреть.

Самое интересное, что встраивать в процессор отдельные контроллеры собирается и компания Intel. По крайней мере, об этом заявил в интервью сайту Infoworld представитель Intel. Уже сейчас существует опытный образец процессора со встроенным в кэш-память сетевым контроллером. Такой подход найдёт применение при реализации технологии iAMT, призванной облегчить процедуру удалённого администрирования компьютеров. Элементы этой концепции будут использовать процессоры Xeon с двумя ядрами под кодовым наименованием Dempsey, чей анонс состоится в первой половине следующего года.

Intel прекрасно осознаёт и необходимость повышения производительности подсистемы памяти и графической системы. С этой целью в течение последующих 10 лет планируется интегрировать в процессоры с несколькими ядрами не только контроллер памяти, но и графическое ядро. Но перед этим процессоры Intel должны будут перейти от использования разделяемой системной шины к независимой. Это позволит снять многие ограничения по пропускной способности, от которых страдают современные процессоры с двумя ядрами. Первые процессоры с двойной независимой шиной от Intel появятся в серверном сегменте в следующем году.

Предполагается, что интегрированный контроллер памяти и графическое ядро появятся в процессорах Intel после перехода на 0.045 мкм и 0.032 мкм техпроцессы, то есть примерно в 2007 и 2009 годах соответственно. Надеемся, что высокая степень интеграции будущих процессоров с несколькими ядрами повысит не только быстродействие, но и надёжность систем.