На первую половину декабря, как отмечает Semiconductor Digest, выпадает период проведения мероприятия IEDM, и представитель TSMC на нём должен рассказать об особенностях 5-нм техпроцесса, который компания намеревается внедрить в массовое производство во втором квартале 2020 года на специальном построенном для этого новом предприятии. Правда, первоначальный вариант 5-нм техпроцесса в исполнении TSMC будет ориентирован на выпуск компонентов с низким уровнем энергопотребления, а версия для производительных устройств встанет на конвейер только в 2021 году.

Специалисты ожидают, что количество обрабатываемых при помощи EUV-литографии слоёв в рамках 5-нм технологии увеличится до 14-15 штук по сравнению с нынешними тремя, характерными для 7-нм технологии второго поколения. К концу 2020 года TSMC освоит массовый выпуск 6-нм изделий, которые будут использовать четыре слоя с EUV.

По сравнению с 7-нм техпроцессом, новый 5-нм техпроцесс увеличит плотность размещения элементов в 1,84 раза, обеспечит повышение быстродействия транзисторов на 15%, либо снижение энергопотребления на 30%. Вариант 5-нм техпроцесса для производительных устройств, который будет освоен в первой половине 2021 года, обеспечит повышение быстродействия на 7% относительно первого варианта 5-нм технологии, либо снижение энергопотребления на 15% при неизменном быстродействии. TSMC также продолжит совершенствовать FinFET-структуры, предложит новые материалы с низким значением диэлектрической константы. Все эти подробности могут быть раскрыты 11 декабря текущего года на IEDM.