На прошлой неделе в Бельгии прошла домашняя конференция исследовательского центра Imec (Imec Technology Forum), в ходе которой было сказано много интересного о будущем полупроводниковой литографии. Дело в том, что на современном уровне развития производства полупроводников центр Imec играет достаточно важную роль для всей индустрии.

С давних пор Imec имеет тесные контакты с компанией ASML на поприще развития и внедрения литографии в EUV-диапазоне (13,5 нм). Центр Imec находит решение проблем, с которыми при переходе на EUV-сканеры столкнутся все производители. Поскольку использование сканеров EUV — это уже решённый вопрос (компания Samsung первой начнёт коммерческую эксплуатацию EUV-оборудования через квартал-другой), то важно понимать, насколько отрасль готова сделать маленький, но качественный шаг вперёд.

Представителям сайа EE Times удалось пообщаться с главным технологом компании GlobalFoundries Гэри Паттоном (Gary Patton). Во-первых, Паттон признался, что собственных мощностей компании не хватит для обслуживания 7-нм заказов AMD. Поэтому нет ничего страшного и удивительного в том, что GlobalFoundries внедряет техпроцесс, который будет похож на 7-нм техпроцесс TSMC, включая, например, структуру и схемотехнику ячейки SRAM.

Начало производства 7-нм продукции AMD компания запустит позднее в текущем году. Для этого будет использоваться классическая иммерсионная литография со сканерами 193 нм. Производство процессоров IBM и ASIC с использованием 7-нм техпроцесса компания GlobalFoundries обещает начать в 2019 году. Это снова подтверждает, что в 2018 году объёмы производства первого поколения 7-нм продукции на линиях GlobalFoundries будут довольно ограниченными.

По поводу условно копирования 7-нм техпроцесса TSMC интересно добавить, что 7-нм техпроцесс GlobalFoundries должна была разработать самостоятельно, тогда как 14-нм техпроцесс GlobalFoundries лицензировала у компании Samsung. Разработкой 7-нм техпроцесса в GlobalFoundries должна была заниматься бывшая команда компании IBM, к выходцам из которой также принадлежит Паттон. Но на выходе получилось, как у TSMC.

Второе поколение 7-нм техпроцесса компания GlobalFoundries (как и TSMC) будет внедрять с использованием EUV-сканеров. Паттон сообщил, что EUV-сканеры будут изготавливать пять металлических слоёв — это низший уровень контактной группы со стороны монтажной платы. Уровень EUV-облучения при этом будет довольно мягкий, чтобы не разрушать фоторезист и открытые участки кремниевой подложки. Впрочем, современные EUV сканеры просто не могут работать интенсивнее и быстрее, поскольку источник облучения всё ещё довольно слабый — в пределах 250 Вт.

Но даже на слабом уровне облучения начинают появляться проблемы случайных ошибок — разрывы и неровности в проводниках, а также слияния соседних контактных площадок. В Imec ожидали, что случайные ошибки в массе грозят только 5-нм техпроцессу. На практике оказалось, что их уровень достаточно велик даже в случае 7-нм техпроцесса. В дело, например, вступают такие факторы, как количество фотонов в потоке излучения EUV и даже ориентация металлических вкраплений в фоторезисте. Это остро ставит вопрос контроля над качеством. Будет интересно узнать, как с этим сможет справиться Samsung.

Также из общения с представителями GlobalFoundries наши коллеги с EE Times вынесли мнение, что компания всё-таки пропустит 5-нм техпроцесс, как это произошло в случае 10-нм техпроцесса, и с 7 нм сразу перейдёт на 3-нм производство полупроводников. В Imec, кстати, оптимистично настроены на будущее 3-нм и 2-нм техпроцесса. При этом исследователи подчёркивают, что разработчикам всё равно придётся идти на разные ухищрения, чтобы повысить плотность размещения элементов на кристалле и, в конечном итоге, уменьшать площадь чипов. Для этого есть много способов, к примеру, воспользоваться вертикальными транзисторными каналами с кольцевыми затворами, как предлагают бельгийцы. Есть и другие технологии, что позволит каждый год уменьшать площадь кристаллов в среднем на 5-10 %. В общем, отчаиваться не стоит.