Практически все полупроводниковые заводы и внедрённое в производство промышленное оборудование для изготовления микросхем используют так называемую КМОП-технологию (CMOS). В скором времени ресурсы, заложенные в техпроцессы КМОП, себя исчерпают. Это будет выражаться в невозможности создавать достаточно малые элементы на кристалле за разумную стоимость модернизации производства. Барьер ожидается в районе 2-3 нм.

Для повышения производительности транзисторов и для снижения потребления придётся использовать новые материалы и новые транзисторные структуры. В то же время невозможно отказаться от той огромной массы рабочего заводского оборудования, верой и правдой "клепающего" чипы вчера, сегодня завтра. В этом основная проблема — сочетать совершенно новые структурные вычислительные единицы и техпроцесс КМОП. Как это сделать, вместе с университетами и институтами в США пытается разобраться компания Intel. И она готова рассказать, как минимум, о дюжине вариантов развития электроники в эпоху "после КМОП".

На симпозиуме International Symposium on Physical Design (ISPD 2017) в марте представитель Intel рассказал, что главной задачей для себя компания видит снижение управляющего затворами транзисторов напряжения значительно ниже пороговой отметки 0,5 В. Десятилетие работы в этом направлении с использованием техпроцессов КМОП дали очень немного. Сейчас в Intel рассматривают более десяти вариантов новых структур для решения проблемы.

Все новые варианты опираются на четыре основных варианта переменных, которые можно использовать в вычислительной логике: заряд электрона, электрический дипольный момент, магнитный спин и орбитальное состояние группы элементов. Для всех случаев компания и исследователи проводят анализ возможных задержек и потребляемой энергии на переключение. До практической реализации пройдут годы. Главное, варианты есть, и они рассматриваются со всем возможным пристрастием.