DFI Lanparty LT x38 T2R: БИОС и POST коды

DRAM Timing
Enhance Data Transmitting - (Auto/Normal/First/Turbo), DFI specifically designed a “fine-tune mode” for DATA transmitting performance, Normal for lowest performance, Fast for highest performance, Default AUTO will automatically adjust performance based on current system Front Side BIOS.
Enhance Addressing - (Auto/Normal/First), DFI specifically designed a “fine-tune mode” for DATA addressing, “Normal” for lowest performance, “Fast” for highest performance, Default AUTO will automatically adjust performance based on current system Front Side BIOS.
T2 Dispatch - значение enabled включает Command Rate 1T, disabled - 2T, AUTO - оптимальное значение выбирает биос.

Clock Setting Fine Delay
Ch1/ch2 DLL Default Skew Model- DLL (Delay Lock Loop) - система автоматической подстройки по задержке. DLL формирует задержку
сигнала DQS (Data Queue Strobe) относительно CLC (тактового генератора). DLL Default Skew Model задает смещение в тактах относительно задержки сформированной DLL.
Fine Delay Step Degree - Задает шаг для всех задержек "fine delay" идущих ниже. Т. е значение к примеру DIMM 1 Clock fine delay вычисляется по формуле - DIMM 1 Clock fine delay умножить на Fine Delay Step Degree
Ch1/ch2 Clock Crossing Setting - (Auto/More aggressive/aggressive/Nominal/Relaxed/More Relaxed),Giving an easy explanation, after the CPU, PCIE, DRAM locked the clock phase by “PLL phase locked loop”, we can utilize the DRAM DLL to adjust DRAM operating phase by tuning DRAM DATA output phase forward or backward to create a better match with current DATA operating phase. The BIOS will automatically calculate a parameter after system boot up. The BIOS will show the current value of this parameter. The best tuning range for finding the best DATA operating phase will be 3 ranks before or after this current value.
DIMM 1/2/3/4 Clock fine delay -
DIMM 1/2/3/4 Control fine delay -
Ch1/ch2 Command fine delay -
Ch1Ch2 CommonClock Setting - (Auto/More aggressive/aggressive/Nominal/Relaxed/More Relaxed),As above, it is PLL fine-tune for Common clock signals of DRAM modules.
Ch1/ch2 RDCAS GNT-Chip Delay - (Auto/1~7 CLK) Read command rate, 1Clock is Intel Command rate 1N mode, 2~7Clock are 1N disable mode.
Ch1/ch2 WRCAS GNT-Chip Delay - (Auto /1~7 CLK) Write command rate, 1Clock is Intel Command rate 1N mode, 2~7Clock are 1N disable mode.
Ch1/ch2 Command to CS Delay - время, необходимое на выполнения команды CS# (chip select) для выбора нужного чипа памяти, для канала 1.
CAS Latency Time (tCL) - Характеристика чипа памяти, определяющая минимальное количество циклов от момента запроса данных до их получения
RAS# to CAS# Delay (tRCD) - Операции обращения к столбцам и строкам памяти, выполняются отдельно друг от друга. Данный параметр описывает, сколько времени пройдет между этими событиями.
RAS# Precharge (tRP) - Определяет время повторной выдачи RAS#, проще говоря, через какой срок (в тактах) возможна подача следующего запроса RAS#.
Precharge Delay (tRAS) - время необходимое на накопление заряда для операции закрытия строки банка или минимальное время между командой активации и командой закрытия (для одного и того же банка).
All Precharge to Act - задержка между командой Precharge All и командой на активацию строки.
REF to ACT Delay (tRFC) - Время, по прошествии которого память опять способна будет произвести операцию доступа к строке и ее обновление.
Performance Level (tRD) - установка Performance Level на цикл обращения к памяти в целом
Read Delay Phase Adjust - Тонкая настройка tRD (performance level)
в подразделе Read Delay Phase Adjust доступна регулировка следующих параметров:
Chanel 1 Phase 0 Pull-In
Chanel 1 Phase 1 Pull-In
Chanel 1 Phase 2 Pull-In
Chanel 1 Phase 3 Pull-In
Chanel 1 Phase 4 Pull-In
Chanel 2 Phase 0 Pull-In
Chanel 2 Phase 1 Pull-In
Chanel 2 Phase 2 Pull-In
Chanel 2 Phase 3 Pull-In
Chanel 2 Phase 4 Pull-In
Параметры включают ускорение обращения к памяти для отдельно взятой фазы, устанавливая для фазы значение =[PL-1]. Если установить PL=8 и включить Pull-In на всех фазах - то фактически обращение к памяти происходит на установках PL=7. Наибольший прирост производительности дает включение ускорения для обоих каналов на первой фазе и наименьший на последней.
MCH ODT Latency - ODT (On Die Termination - накристальное терминирование) технология встроенной терминации сигналов ODT (on-die-termination), которая позволяет уменьшить негативное воздействие шумов, что способствует улучшенной работе модулей на высоких тактовых частотах.
Write to PRE Delay (tWR) -минимальное время между окончанием операции записи и подачей команды на предзаряд (Precharge) строки для одного банка.
Rank Write to Read (tWTR) - минимальное время между окончанием записи и подачей команды на чтение (CAS#) в одном банке.
ACT to ACT Delay (tRRD) - минимальное время между активацией строк разных банков. Архитектурно открывать строку в другом банке можно сразу за открытием строки в первом банке. Ограничение же чисто электрическое - на активацию уходит много энергии, а потому при частых активациях строк очень высока электрическая нагрузка на цепи. Чтобы ее снизить, была введена данная задержка. Используется для реализации функции чередования доступа к памяти (interleaving).
Read to Write Delay (tRDWR) - Промежуток времени между функциями чтения и записи. Показывает, как быстро чип памяти сможет перейти от одного состояния к другому.
Ranks Write to Write (tWRWR) - Задержка между циклом "Запись-Запись" из одного банка в другой в пределах, определяемых CAS#
Ranks Read to Read (tRDRD) - минимальная задержка между двумя командами на чтение в разных банках.
Ranks Write to Read (tWRRD) - минимальное время между окончанием записи и подачей команды на чтение (CAS#) в разных ранках.
Read CAS# Precharge (tRTP) - минимальный интервал между подачей команды на чтение до команды на предварительный заряд.
ALL PRE to Refresh - устанавливает минимальное время между командой Precharge All и Refresh в одном ранке.

Voltage Setting

В этом подразделе находится все что касается изменения напряжений. Остановлюсь на нем поподробней.
CPU VID Control - CPU VID Control позволяет установить напряжение питания процессора в интервале от 0.44375 до 1.6 В с малым шагом в 0.00625в, кроме того доступно значение AUTO, позволяющее системе установить дефолтное для процессора напряжение VID.
CPU VID Special ADD Limit -
CPU VID Special ADD - Данный параметр позволяет добавлять напряжение VID в процентах от CPU VID Control, с шагом 0.23-0.24%. Если при разгоне повышать напряжение с помощью этого параметра, а CPU VID Control установить в значение AUTO, то в простое напряжение будет падать до значения CPU VID Control. Очень удобная функция, ранее мною на других матерях невиданная. Мой Q6600 умудряется работать в простое при 6x множителе при 1.2 вольтах (VID 1.3). При значении параметра AUTO система сама выбирает сколько прибавить напруги и к сожалению делает это не всегда корректно, что чревато вылетами при разгоне.
DRAM Voltage Control - Позволяет изменять напряжение питания модулей памяти в диапазоне от 1.71 до 3.04 В с переменным шагом 0.006-0.04 В.
SB Core/CPU PLL Voltage – Позволяет изменять напряжение питания южного моста от 1.51 до 2.38 В с переменным шагом 0.12-0.13 В.
NB Core Voltage Позволяет изменять напряжение питания северного моста от 1.265 до 2.04 В с переменным шагом 0.013-0.014 В. Рекомендуется повышать при разгоне шины FSB более 380 мгц. Если вы такого значения не достигли, можете смело ставить наименьшее значение.
CPU VTT Voltage параметр может меняться в диапазоне от 1.211 до 1.601 В с переменным шагом 0.005-0.006 В. Это напряжение используется для запуска процессора и питания цепей буферов ввода-вывода, однако экспериментальным путем было выяснено что его поднятие положительно сказывается на разгонном потенциале процессоров (особенно квадов). ВНИМАНИЕ! Для процессоров произведенных на 45 нм техпроцессе крайне не рекомендуется задирать это напряжение более 1.45в
Clockgen Voltage Control напряжение питания тактового генератора, может принимать значения 3.45, 3.60, 3.75 или 3.85 В. При разгоне рекомендуется поднимать при высоких значениях FSB.
Vcore Drop Control при значении disabled (почему так - фиг его знает) полностью исключает просадку напряжения VID, однако такой антидроп сопровождается довольно значительным тепловыделением. При прочих равных параметрах отключенный Vcore Drop Control добавляет 3-4 градуса к температуре процессора. Поведение VID при включенном Vcore Drop Control несовсем мне понятно, но предполагаю что антидроп включается только в моменты максимальной нагрузки на процессор (видно из диаграмм OCCT 2.0), однако по моим наблюдениям системе не всегда удается запустить этот механизм вовремя, что отрицательно сказывается на стабильности системы.
GTL+Buffers Strength - It is adjustment option for North-Bridge reference voltage strength.
Host Slew Rate - It is adjustment option for North-Bridge voltage driving strength.
GTL REF Voltage Control Включает управление напряжениями GTL REF. GTL Reference Voltage - это сигнальное напряжение системной шины, являющееся производной формой напряжения CPU VTT. Последнее, в свою очередь, используется для запуска процессора и питания цепей буферов ввода-вывода. Во всяком случае, такое определение даёт документация на модуль управления напряжением (VRM) для материнских плат с поддержкой современных процессоров Intel. Позволяет увеличить разгонный потенциал CPU. Вместе с GTL Reference рекомендуется повышать FSB Termination Voltage до 1.3-1.4V для CPU последнего поколения и до 1.35-1.45v для Квадов. Значение GTL задает уровень логической единицы. Все что выше или равно уровню GTL - логическая 1, все что ниже логический 0. Мне кстати такое объяснение кажется правильным и понятным. Следствием увеличения VTT становится увеличение уровня логических напряжений на шине, а используя GTL мы сообщаем процессору и NB текущий порог 0\1.
MCH RON Offset Value -
MCH RTT Offset Value -
MCH Slew Rate Offset Value -
MCH Vref1 Value -
MCH Vref2 Value -
MCH Vref3 Value -
CPU GTL 0/2 REF Volt - задает уровень напряжение REF GTL для ядер 0 и 2
CPU GTL 1/3 REF Volt - задает уровень напряжения REF GTL для ядер 1 и 3.
Northbridge GTL REF Volt - задает уровень напряжения REF GTL для северного моста.
CPU Core Voltage - показывает результирующее напряжение Vcore формируемое по формуле CPU VID * SPECIAL ADD%
DRAM Voltage - мониторит напряжения модулей памяти.
NB Core Voltage - мониторит напряжения северного моста
CPU VTT Voltage - мониторит напряжения северного моста
Главным недостатком системы мониторинга является то, что реальные результирующие напруги вы увидите только после сохранения CMOS, перезагрузки и повторного входа в биос :(

Итак с Voltage Setting мы разобрались, продолжаем рассматривать раздел GENIE BIOS SETTING.
Exit SetUp Shutdown - Выбор режима перезагрузки. При установке параметра в значение 1, после поднятия частоты FSB выше определенного значения (какого - на данный момент мною невыяснено) будет производить полное отключение на несколько секунд при перезагрузке. при значении 2 система будет отключатся при перезагрузке после любого изменения частоты FSB. Дабы избежать разного рода глюков рекомендую использовать значение 2.
Shutdown after AC Loss - при включенной опции, система автоматически перезагрузится после не корректного выключения питания.
OC Fail Retry Counter - параметр задает кол-во попыток загрузится перед тем как значение FSB будет возвращено в стандартное состояние.
Clock VCO Divider - Корректирует делитель тактового генератора и NB Strap, в случае если частота FSB была принудительно установлена с помощью перемычек на материнской плате (находятся от процессорного сокета)
CPU Clock ratio - множитель процессора. Для процессоров с разлоченным множителем может принимать значения от 6x до 50x, для простых процессоров - от 6x до множителя процессора. Для процессоров с дробным множителем (при включенном CPU N/2 Ratio) шаг 0.5, иначе 1.
CPU N/2 Ratio - включает поддержку дробного множителя для процессоров которые таковой поддерживают.
CPU Clock - частота шины FSB, может принимать значения от 200 до 700. Реально на этой плате возможно достичь 550mhz (с текущим последним бэта биосом) для двухядерников и 480 для квадов.
Boot-up clock - устанавливает частоту FSB которая будет установлена на период загрузки. После загрузки OS частота FSB будет установлена в соответствии с параметром CPU Clock.
DRAM Speed - выбор делителя памяти. Доступны следующие значения:
200:667 (3:5)
200:800 (1:2)
266:667 (4:5)
266:800 (2:3)
333:667 (1:1)
333:800 (5:6)
333:1066 (5:8)
400:800 (1:1)
400:1066 (3:4)
PCIE Slot Config - переключает режимы работы слотов PCI-e №2 и PCI-e №4.
При значении 1x 1x оба слота работают в режиме 1х
при значении 4x NC PCI-e №4 работает в режиме 4х, а порт PCI-e №2 и сетевой адаптер LAN2 будут отключены.