На конференции IEEE International Electron Devices Meeting 2016 (IEDM) в Сан-Франциско представители европейского центра исследований CEA-Leti (Гренобль, Франция) представили два интересных документа: "NSP: Physical Compact Model for Stacked-planar and Vertical Gate-All-Around MOSFETs" и "Vertically Stacked-Nanowires MOSFETs in a Replacement Metal Gate Process with Inner Spacer and SiGe Source/Drain". Первый документ описывает теоретическую модель транзистора со стековой структурой и всеохватывающим затвором, а второй рассказывает о практической 5-нм реализации стековой структуры транзистора с кремниевыми нанопроводниками и кремний-германиевым затвором (на фото ниже).

В первом документе исследователи представили и доказали справедливость методики расчёта поверхностного потенциала всеохватывающего затвора (Gate-All-Around, GAA) с учётом массы факторов, включая негативные квантовые эффекты, а также с учётом круглых, квадратных и прямоугольных конфигураций затворов FinFET транзисторов и обычных планарных транзисторов. Модель также включает расчёты работы переходных структур с использованием нанопроводников и нанолистов (NanoWire/NanoSheet, NW/NS).

Для доказательства работы модели и возможности выпускать транзисторы с нанопроводниками с нормами 5 нм и менее исследователи создали стековую структуру транзистора со встроенным разделителем. Разделитель на практике показал свою эффективность в снижении паразитных наводок от соседствующих затворов. Кроме того, на практике реализована технология изготовления затвора из кремния и германия. Данная технология, как уверены разработчики, способна заменить действующий техпроцесс изготовления транзисторов с металлическими затворами и изоляторами с высоким значением диэлектрической константы (HKMG).