В будущей технологии корпусировки TSMC CoPoS тайваньский гигант перейдёт к гораздо более крупным подложкам для чипов, которые будут изготавливаться не из круглых пластин, а из прямоугольных панелей, сообщает ComputerBase. На первом этапе размер подложки увеличится до 310 мм по обеим сторонам и в перспективе может увеличиться до 600 мм и более, считают специалисты ресурса. CoPoS станет преемником CoWoS, которая позволяет производить подложки размерами 120 на 150 мм.

Источник изображения: bert b, Unsplash (отредактировано)

CoWoS расшифровывается как Chips on Wafer on Substrate. Это текущая технология корпусировки, используемая NVIDIA, AMD и другими компаниями в производстве своих передовых чипов для сферы искусственного интеллекта. Например, технология позволяет объединять графический процессор с HBM памятью в одном корпусе. CoWoS уже прошёл несколько стадий эволюции и продолжает совершенствоваться. Среди прочего, TSMC разработала технологии SoW и SoW-X: «система на пластине» (System-on-Wafer), что даёт определённые преимущества. Тем не менее, потребность в ещё большей производительности требует разработки и внедрения новых решений.

Источник изображения: Yole Group, ComputerBase

Использование прямоугольных подложек кажется неизбежным, поэтому на производстве планируют перейти к прямоугольным панелям для производства подложек и упаковке на уровне панели, что гарантирует большую экономическую эффективность. CoPoS расшифровывается как Chips on Panel on Substrate, где Panel как раз таки и указывает на производство подложек из прямоугольных панелей.

Со ссылкой на азиатские СМИ MoneyDJ в ComputerBase сообщают о планах TSMC создать пилотную линию для производства по технологии CoPoS в следующем году. К концу 2027 года технология должна быть подготовлена, затем представлена партнёрам для одобрения в 2028 году. Первые решения с использованием новой технологии вряд ли появятся до конца 2028 - начала 2029 года, считают специалисты.