Инсайдер под ником «Sepeuwmjh» поделился слайдами из презентации AMD по серверным процессорам следующего поколения EPYC «Venice».
Утечка подтверждает, что серия Venice будет использовать конфигурацию, включающую до 8 CCD (Core Complex Die) с дизайном ядер Zenó или Zenóc (плотные ядра). Важно, что каждый CCD будет иметь до 12 ядер Zenó. Это означает, что следующая конфигурация серверных чипов EPYC будет иметь либо 96 ядер Zen6, либо 256 ядер Zenóc. Кроме того, это также подтверждает, что каждый CCD получит 128 МБ кэша третьего уровня, что обеспечит в общей сложности 1 ГБ кэша L3.
Предполагается, что серия EPYC Venice будет представлена в двух вариантах, специально для сокетов SP7 и SP8. Кроме того, как сообщается последний будет ограничен 128 ядрами Zen6c или 96 ядрами Zen6 с TDP 350-400 Вт, в то время как модели для SP7 будут включать до 256 ядер, то есть только реализации Zenóc и еще более высокий TDP 600 Вт.
Следует отметить, что ранее на этой неделе тот же инсайдер поделился блок-схемой чипов Venice, показывающей, однако не полный кристалл, а только его часть, но она демонстрирует конфигурацию классического дизайна ядра с 12 ядрами на CCD.
Недавно AMD подтвердила, что серия серверных процессоров Venice станет первой для HPC, которая будет использовать технологический процесс N2 от TSMC.
Скорее всего, компания AMD объявит спецификации серии EPYC 9006 на мероприятии Advancing Al в июне. В настоящее время нет информации о серии Ryzen 10-го поколения, которая, как ожидается, будет использовать 12-ядерные CCD на архитектуре Zen6. Однако если AMD планирует сохранить сокет AM5 для следующего поколения процессоров, это подтвердит возможную поддержку до 24 физических ядер в максимальной конфигурации.