Хотя семейство производственных процессов TSMC N3 (класс 3 нм) дает ряд преимуществ с точки зрения производительности и мощности, очень высокая стоимость первоначального узла N3 препятствует широкому внедрению. Неудивительно, что компания, по слухам, готовится снизить свои котировки на 3-нм производство, чтобы стимулировать интерес со стороны разработчиков чипов, согласно отчету MyDrivers. 

Хотя на данный момент любые опубликованные котировки и цены TSMC на N3 следует рассматривать как слухи, вполне вероятно, что производственные затраты TSMC на свой процесс N3E будут ниже, чем на его первоначальный N3. Пока неизвестно, сколько компания будет взимать плату за производство на других узлах класса N3, таких, как N3P, N3S и N3X. Снижение цен на 3-нм производство привлечет больше клиентов к этим узлам, но это не произойдет в одночасье. 

Ходят слухи, что первоначальная производственная технология TSMC N3 (также известная как N3B) используется только Apple, поскольку эта компания является крупнейшим клиентом литейного завода, готовым внедрять передовые узлы раньше других. Но N3 — дорогая технология. По данным China Renaissance, N3 широко использует литографию в экстремальном ультрафиолете (EUV) до 25 слоев, и каждый сканер EUV теперь стоит от 150 до 200 миллионов долларов, в зависимости от конфигурации. Чтобы амортизировать фабрики, оснащенные такими производственными инструментами, TSMC приходится взимать более высокую плату за производство по своему процессу N3 и его преемникам.  

Некоторые говорят, что TSMC может взимать до 20 000 долларов за N3 — по сравнению с 16 000 долларов за N5 — и, хотя такие котировки зависят от множества факторов, ключевым выводом является то, что производство чипов продолжает дорожать. Увеличение затрат означает снижение прибыли для таких компаний, как AMD, Broadcom, MediaTek, Nvidia и Qualcomm, поэтому разработчики микросхем пересматривают способы создания усовершенствованных конструкций и использования передовых узлов. 

«Мы полагаем, что значительное увеличение [N3] произойдет во втором полугодии 2023 года, когда будет готова оптимизированная версия N3E», — написал Сехо Нг, аналитик China Renaissance. «Его основные клиенты в HPC (т. е. AMD, Intel), смартфонах (т. е. QCOM, MTK) и ASIC (т. е. MRVL, AVGO, GUC), скорее всего, останутся на N4/5 и выберут N3E в качестве своего первого класса N3. Между тем, мы считаем, что базовое внедрение N3 (он же N3B) будет в значительной степени ограничено продуктами Apple». 

Сообщается, что TSMC рассматривает возможность снижения котировок для этих узлов, чтобы стимулировать своих партнеров к использованию своих технологических процессов класса N3. В частности, процесс TSMC N3E использует EUV только для 19 слоев и отличается несколько меньшей сложностью с точки зрения производства и, следовательно, дешевле в использовании. TSMC может снизить котировки производства N3E без ущерба для рентабельности. N3E не дает никаких преимуществ по сравнению с N5, когда речь идет о масштабировании ячеек SRAM, что означает большие размеры кристалла по сравнению с теми, что сделаны на N3/N3B. 

AMD публично объявила, что планирует использовать узел N3 для некоторых своих разработок на базе Zen 5, которые должны появиться в 2024 году. Также ожидается, что Nvidia примет N3 для своих графических процессоров следующего поколения на базе архитектуры Blackwell, которые должны появиться примерно в те же сроки. Ожидается, что из-за высокой стоимости внедрение узлов класса N3 будет ограничено определенными продуктами, поэтому снижение котировок, вероятно, заставит разработчиков микросхем пересмотреть свою стратегию внедрения.  

Есть еще одна проблема с TSMC N3 – низкая производительность. По некоторым оценкам доходность составляет от 60% до 80%, а источники в DigiTimes указывают, что она ниже 50%. Тем не менее поскольку, как сообщается, только Apple использует эту производственную технологию, а компания известна своей скрытностью, любые подробности о производительности первоначальных чипов N3 следует воспринимать с большой долей скептицизма.