Компания Intel вновь подтвердила, что во втором полугодии начнёт выпуск самых передовых в индустрии 10-нм решений в лице процессоров Cannonlake. Компанию совсем не смущает, что TSMC и Samsung приступили к массовому производству 10-нм чипов. По словам представителей Intel, никто из конкурентов не способен выпустить столь совершенные 10-нм решения, как она. Чтобы это доказать, Intel предложила новую методику подсчёта транзисторов на кристалле. Старая методика, которая опиралась на измерение физических расстояний между затворами и контактами металлизации, себя давно изжила. Шаг затворов давно не соответствует тем числам, которыми описываются новые техпроцессы. Например, для 10-нм техпроцесса Intel с FinFET транзисторами расстояние между затворами равно 54 нм.
По мнению Intel, новая методика определения техпроцесса для полноты картины должна опираться на плотность размещения транзисторов на кристалле. Так, 10-нм FinFET техпроцесс компании позволяет на одном квадратном миллиметре разместить 100,8 млн транзисторов. Для сравнения, 10-нм FinFET техпроцессы компаний Samsung и TSMC на квадратном миллиметре дают возможность разместить всего по 50 млн транзисторов. И как после этого сравнивать "честный" 10-нм техпроцесс Intel и "натянутые на глобус" 10-нм техпроцессы Samsung и TSMC?
Следует сказать, что компанию интересуют не все транзисторы на кристалле, а только те, которые отвечают за элементарную логику. Так, в подсчёте должны принимать участие простая двухвходовая ячейка NAND с минимум двумя вентилями (затворами) и простой триггер с минимум 25 вентилями. При этом элементы NAND учитываются с весовым коэффициентом 0,6, а триггеры — с весовым коэффициентом 0,4. Интересно будет услышать комментарии TSMC и Samsung. Однако с учётом распространения инструментов для автоматического проектирования предложение Intel может иметь смысл для создания универсальной методики.
Также Intel дала развёрнутую характеристику внедряемому в производство фирменному 10-нм техпроцессу и наглядно показала его преимущество перед 14-нм техпроцессом. Так, решения будут выпускаться с использованием четырехшаговой проекции с самовыравниванием шаблонов и обещают следующую геометрию: шаг рёбер FinFET составит 34 нм, высота рёбер FinFET — 53 нм (высоту рёбер пришлось увеличить на 25%, чтобы сохранить площадь затворов), шаг металлизации — 36 нм, шаг затворов — 54 нм, высота ячейки — 272 нм. Техпроцесс с нормами 10 нм переживёт три поколения (10, 10+ и 10++), как и актуальный 14-нм техпроцесс. Кстати, техпроцесс 14++, с помощью которого в конце года будут выпускаться новые настольные процессоры Intel Coffee Lake, обеспечит более производительные решения, чем первый 10-нм техпроцесс.
Дополнительно для 10-нм техпроцесса Intel разработала два улучшения в топологии транзисторов, которые позволили увеличить плотность на 10 % (contact-over-active-gate, COAG) и обеспечить дальнейшее масштабирование (single dummy gate).
Интересно, что Intel не надеется на одно лишь снижение масштабов технологических норм. Для конкуренции с ожидаемым на мощностях GlobalFoundries 22-нм техпроцессом с использованием пластин из полностью обеднённого кремния (FD-SOI) компания представила "упрощённый" 22-нм техпроцесс с транзисторами FinFET (22FFL). Отметим, техпроцесс GlobalFoundries и Samsung для 22-нм норм и пластин FD-SOI подразумевает использование планарных транзисторов, так что предложение Intel в лице 22FFL обещает не худшее решение для массовых чипов. Например, техпроцесс 22FFL для энергоэффективных решений, а будет также техпроцесс 22FFL для производительных решений, обещает 100-кратное снижение токов утечек.
Техпроцесс Intel 22FFL обещает 45-нм шаг между рёбрами, 108-нм шаг между затворами, 90-нм шаг между металлизацией (с использованием всего одного фотошаблона), 630-нм высоту логической ячейки, 18,8 млн транзисторов/мм2 и ячейку SRAM площадью 0,88 мкм2. Для настоящего 22-нм техпроцесса FinFET шаг затворов и металлизации был меньше — соответственно, 90 и 80 нм. Техпроцесс 22FFL обеспечит доступными по цене чипами отрасль вещей с подключением к Интернету и сетевую отрасль.
Наконец, компания дала характеристики техпроцессу с нормами 14 нм последнего поколения (14++). С его использованием будет выпускаться третье поколение x86-совместимых процессоров, матрицы Altera Stratix 10, модемы LTE и другое. Для этих решений шаг рёбер будет равным 42 нм, шаг металлизации — 52 нм, шаг затворов — 70 нм, высота ячейки —399 нм, число транзисторов на мм2 — 37,5 млн, площадь ячейки SRAM — 0,05 мкм2. для проекции используется духшаговая литография.
