Согласно обещаниям комитета JEDEC, в текущем году (скорее всего летом) будут опубликованы спецификации стандарта DDR5. Отсутствие финальной версии спецификаций не мешает начать разрабатывать контроллеры, создавать опытные планки памяти DDR5 и даже экспериментировать с нею. Этим занимаются, например, и Rambus, и AMD, и многие другие компании. Публичных демонстраций работы модулей DDR5 до сих пор не было. Этот пробел на неделе восполнила компания Cadence Design Systems.

Сообщается, что на основе опытного 7-нм контролера Cadence, который выпустила компания TSMC, и 8-Гбит чипов памяти производства компании Micron создана платформа для изучения работы модулей памяти DDR5. Опытный модуль работал на скорости 4400 мегатранзакций в секунду (DDR5-4400), что на 37,5 % превосходит возможности памяти DDR4, которую можно найти на рынке (по словам демонстратора). Со временем обещает появиться память DDR5-6400 и, возможно, другие варианты.

Напряжение питания модуля равно 1,1 В, что ниже напряжения питания модулей DDR4 (1,2 В). Поскольку плотность памяти и модулей растёт, снижение напряжения питания — это важнейший момент. Кстати, разработчиков больше волнуют проблемы с наращиванием плотности чипов памяти. Дело в том, что грядут 16-Гбит чипы и более ёмкие. Всё это удлиняет маршруты сигнальных линий и ведёт к разного рода задержкам и потерям. Так что радикального прироста скорости нам не ждать, тут главное, чтобы не оказалась хуже. Значения латентности CAS у опытной памяти, к слову, достигает 42.

Согласно ожиданиям специалистов, память DDR5 начнёт свой путь на рынок в 2020 году с серверных платформ. На рынок потребительских систем она попадёт ориентировочно в 2022 году и примерно тогда же станет массовой.