Цикл публикаций на страницах DigiTimes пытается донести до читателя мысль о том, что «не все техпроцессы одинаково полезны», и числовое обозначение не всегда позволяет адекватно судить о геометрических характеристиках транзисторов. Например, в рамках 7-нм техпроцесса Intel намеревается добиться плотности размещения в 180 млн транзисторов на квадратный миллиметр площади кристалла. Компания TSMC рубеж в 173 млн транзисторов на квадратный миллиметр площади преодолеет в рамках 5-нм технологии, а Samsung для этого потребуется перейти на 3-нм техпроцесс.

Сама по себе плотность размещения транзисторов не гарантирует рыночного успеха профильной продукции. Достаточно вспомнить многострадальный 10-нм техпроцесс Intel, который поднял плотность транзисторов до 106 млн штук на квадратный миллиметр площади против 52-53 млн штук у конкурентов, но освоение этой ступени литографии растянулось на несколько лет и стоило компании существенных затрат. TSMC при этом удаётся контролировать 55% рынка контрактного производства чипов и потреблять более половины всех EUV-сканеров, выпускаемых компанией ASML. Уровень выхода годной продукции порой важнее для коммерческого успеха, чем голое преимущество в геометрических показателях.