Микроархитектура процессоров AMD Zen 5 представит значительный прирост производительности для инструкций AVX-512. По некоторым данным, в бенчмарках, использующих AVX-512, прирост производительности по сравнению с Zen 4 достигает 40%. В отчете Moore's Law is Dead, в котором подробно описывается строение архитектуры "Zen 5", содержится ответ на вопрос, как компании это удалось - через использование настоящего 512-битного FPU. В настоящее время AMD использует 256-битный FPU с двойной накачкой для выполнения рабочих инструкций AVX-512 в "Zen 4". Обновленный FPU должен значительно повысить производительность ядра в рабочих нагрузках, использующих 512-битные инструкции AVX или VNNI, например, в искусственном интеллекте.

Наделение "Zen 5" 512-битным FPU означает, что AMD также пришлось увеличить масштаб вспомогательных устройств - всех компонентов, которые обеспечивают FPU данными и инструкциями. Поэтому компания увеличила емкость кэша L1. Очереди загрузки-хранения были расширены, чтобы удовлетворить потребности нового FPU. Кэш данных L1 был удвоен по пропускной способности и увеличен в размере на 50 %. Размер L1D теперь составляет 48 КБ, по сравнению с 32 КБ в "Zen 4". Задержка FPU MADD уменьшилась на 1 цикл. Помимо FPU, AMD также увеличила количество каналов выполнения целых чисел до 10 с 8 в "Zen 4". Размер эксклюзивного кэша L2 на ядро по-прежнему составляет 1 МБ.