Кристалл с ядрами AMD Zen 5 изучили в деталях: ядра больше, кэш меньше, возможен двухслойный чип X3D

Известный под псевдонимом Fritzchens Fritz фотограф опубликовал в своём профиле на сайте Flickr подробные снимки одного из процессоров AMD Granite Ridge, 6-ядерного 12-поточного Ryzen 5 9600X, в свою очередь, блогеры Nemez (@GPUsAreMagic в X, соцсеть заблокирована в РФ) и High Yield (@HighYield, YouTube) скрупулёзно изучили основные составляющие кристаллов процессора, сообщает TechPowerUp.

Конструкции процессоров Granite Ridge и Raphael похожи, они содержат до двух 8-ядерных кристаллов с процессорными ядрами (CCD) в зависимости от модели, а также кристалл ввода-вывода (cIOD). Последний в Granite Ridge перенесён из Raphael, что минимизирует затраты на разработку. Кристаллы с Zen 5 ядрами новые, изготовлены по 4-нанометровой (нм) технологии TSMC N4P.

Один CCD содержит по 8 полноценных ядер Zen 5, каждое из которых оснащается выделенным мегабайтом кэш-памяти 2-го уровня, а также имеет доступ к общей для всех ядер кэш-памяти 3-го уровня объёмом 32 мегабайта (МБ). В числе других на схеме отмечены SMU (блок управления системой) и интерфейс Infinity Fabric over Package (IFoP), который соединяет CCD и cIOD, пишет ресурс.

Специалисты отметили следующие особенности новых процессоров:

• Более близкое расположение кристаллов CCD к друг другу в Granite Ridge, по сравнению с Raphael.
• Больший размер ядер Zen 5, по сравнению с Zen 4, несмотря на более совершенный техпроцесс. Преимущественно это связано с наличием в Zen 5 поддержки 512-битного пути для данных с плавающей запятой.
• Векторный движок ядра выдвинут на самый край матрицы, это имеет смысл поскольку FPU, обычно, является самым горячим компонентом ядра.
• Каждое ядро Zen 5 «обращено» кэшем 2-го уровня внутрь кристалла, который соединяется с кэшем 3-го уровня, располагающимся в центре. AMD удвоила пропускную способность и ассоциативность этого кэша 2-го уровня, по сравнению с кэшем ядра Zen 4.
•  Центральная область ядра Zen 5 имеет кэш 1-го уровня для инструкций объёмом 32 килобайта (КБ) и 48 КБ для данных, механизм целочисленного выполнения и другие важные части, включая те, что отвечают за выборку и декодирование инструкций, прогнозирование ветвлений.
• Кэш-память 3-го уровня имеет ряды TSV (сквозных полупроводниковых переходных отверстий), которые предназначены для реализации 3D V-Cache — подключения второго кристалла с кэш-памятью сверху. Посредством TSV этот дополнительный кристалл на 64 МБ кэш-памяти соединяется с кольцевой шиной CCD и встроенным в ядро кэшем 3-го уровня объёмом 32 МБ.
• Кристалл ввода-вывода (cIOD) не изменился, он перенесён из процессоров Raphael и производится всё по тому же 6-нм техпроцессу TSMC N6. Почти треть площади кристалла занимает интегрированный графический процессор и связанные с ним компоненты, включая механизмы для ускорения мультимедиа и отображения.
• Интегрированная графика основана на графической архитектуре RDNA 2 и имеет только одну рабочую группу (WGP) с двумя вычислительными блоками (CU), которые содержат 128 потоковых процессоров (SP).
• Другими ключевыми частями cIOD являются 28-канальный интерфейс PCIe Gen 5, два порта IFoP для CCD, довольно большой SoC ввода-вывода, в котором реализована поддержка USB 3 и других возможностей подключения, двухканальный контроллер памяти DDR5.

Специалисты ComputerBase подробнее рассмотрели изменения в кэш-памяти 3-го уровня, о которых сообщил блогер High Yield.

Кэш-память 3-го уровня занимает гораздо меньшую площадь, не только из-за более совершенного техпроцесса — AMD смогла упаковать ячейки кэша гораздо плотнее. В результате блок кэша 3-го уровня теперь имеет площадь около 16 мм² вместо прежних 24 мм². Как отмечает High Yield, это может иметь негативные последствия для процессоров X3D: если дополнительный кэш «накроет» ядра, охлаждение ухудшится.

Однако есть признаки того, что AMD адаптирует 3D V-Cache в соответствии с новой конструкцией. В частности, чиплет Zen 4 имеет более 24000 контактных областей TSV, расположенных в кэше 3-го и 2-го уровня, а на фотографиях чиплета Zen 5 пока обнаружено лишь около 9000 таких, гораздо меньших по размеру контактов, исключительно в области кэша 3-го уровня. Возможно, AMD готовит значительно меньший по площади «двухъярусный» чип кэш-памяти 3D V-Cache.

Стоит отметить, далеко не факт, что энтузиасты смогли правильно распознать все части кристалла и сделали правильные выводы, в частности, сомнения вызывают подсчёты TSV площадок и выводы относительно многослойного 3D V-Cache.

По слухам, в конце октября AMD может выпустить первый 3D V-Cache процессор в серии Ryzen 9000. Инсайдер Moore's Law Is Dead утверждает, что партнёры компании уже получили маркетинговые материалы для 8-ядерного 16-поточного Ryzen 7 9800X. Ранее представитель AMD подогрел интерес к новым процессорам, заявив о «крутых» нововведениях — подробности пока не раскрываются.