По сообщениям, у NVIDIA возникли проблемы с производством графических процессоров следующего поколения "Rubin Ultra", одного из самых амбициозных проектов компании по разработке чипов, из-за ограничений современных технологий упаковки. Крупнейшая в мире компания уже отгружает клиентам образцы стандартных графических процессоров "Rubin", а массовые поставки должны начаться этим летом. Однако текущий план по модернизации дизайна "Rubin Ultra" может столкнуться с технологическими ограничениями, поскольку цели NVIDIA слишком амбициозны для возможностей упаковки TSMC. Сообщается, что NVIDIA планирует удвоить стандартный двухкристальный корпус "Rubin" с 8 модулями HBM4, создав новый корпус "Rubin Ultra", который будет включать четыре кремниевых кристалла и 16 модулей HBM4E. Эта конфигурация запланирована на 2027 год, но, по данным Global Semi Research, огромный размер кремния может оказаться слишком большим для возможностей упаковки TSMC.
Источник: Nvidia
В типичном корпусе CoWoS компания TSMC обычно объединяет несколько меньших кристаллов и несколько модулей памяти HBM в единый корпус, поддерживающий архитектуру ИИ. Однако в амбициозном проекте «Rubin Ultra» компания NVIDIA планировала использовать CoWoS-L. Однако ходят слухи, что в корпусе 2+2 с четырьмя кристаллами, как в этой архитектуре, TSMC сталкивается с проблемами деформации. Корпус, включающий подложку, изгибается в нескольких направлениях, из-за чего вычислительные кристаллы «Rubin Ultra» не полностью соприкасаются с подложкой. Эта нестабильность означает, что TSMC приходится искать альтернативы. Одной из таких альтернатив является подход, называемый CoPoS, что расшифровывается как Chip-on-Panel-on-Substrate.
Источник: Nvidia
Первоначально TSMC планировала запустить пилотные линии CoPoS уже в текущем году, стремясь к массовому производству в период с конца 2028 года по первую половину 2029 года. Это изменение предполагает замену кремниевых интерпозеров размером примерно 300 мм на большие квадратные и прямоугольные панели. Ранние форматы имеют размеры около 310 × 310 мм, а более поздние варианты достигают 515 × 510 мм и даже 750 × 620 мм. Больший квадратный формат предназначен для уменьшения неиспользуемой площади по краям, размещения более крупных фотошаблонов и масок для ускорителей ИИ, а также для размещения большего количества кристаллов и HBM на одном корпусе. Однако остается неясным, будет ли CoPoS готов к дебюту в 2027 году или TSMC сначала придется решить проблемы CoWoS.