TSMC призывает изменить отношение к проектированию чипов

В понедельник стартовала ежегодная конференция Solid State Circuits Conference (ISSCC), где лидеры отрасли рассказывают о своих достижениях. Надеемся на массу интересной информации, а пока начнём с сообщения о выступлении шефа исследовательского подразделения компании TSMC, Клиффа Хоу (Cliff Hou). Руководитель разработчиков крупнейшего в мире чипмейкера заявил, что годами существующая парадигма проектирования полупроводников устарела и требует замены.

По его словам, за последние десять лет проектировщики поднаторели в разработке мобильных SoC, окружив себя соответствующими инструментами и набрав специфический опыт. Между тем, этот опыт и инструменты, а также базы данных с элементами для автоматического проектирования (EDA) плохо подходят для трёх других новейших направлений: электроники для автомобилей, вещей с подключением к Интернету и машинного обучения. Банально, но для каждого из этих направлений требуется собственный дизайн ячейки SRAM. Безусловно, это в том случае, если мы хотим получить максимум от разработанных технологий.

Переход на новую парадигму и инструменты также обусловлен значительным усложнением дизайна за последние годы. Например, при переходе с 40-нм техпроцесса на 7-нм сопротивление металлических слоёв увеличилось в два раза, что необходимо было каждый раз учитывать. К этому можно добавить всё более частое использование вертикальных соединений (колонн или отверстий для металлизации), с изготовлением которых свои проблемы. Кроме этого TSMC использует два разных металла для металлизации и контактов в зависимости от того, необходима скорость или большая плотность расположения элементов на кристалле. В идеале всё это необходимо учитывать в системах автоматического проектирования чипов и уметь перестраиваться на тип решаемых задач, а не причёсывать всё одной гребёнкой.

Не менее важно стало уделять внимание разводке питания внутри микросхем. Плотность элементов такова, что, например, становится невозможным подать требуемое питание на все ячейки памяти в чипе. Для опытного 7-нм техпроцесса хорошим результатом считается запитать до 74% ячеек. Если же разводку питания проектировать с особенной тщательностью, то задействовать можно до 79% ячеек. Дальнейшее снижение масштаба техпроцесса ещё больше усложнит эту задачу. Это означает, что инструментам проектирования силовых цепей микросхем требуется особенное внимание.

Наконец, в инструменты автоматического проектирования микросхем необходимо внедрять машинное обучение. Уже на данном начальном этапе в компании видят преимущества проектирования с помощью "ИИ". В качестве примера TSMC показала, как ещё до разводки система с помощью предсказания узких мест в микросхеме смогла таким образом изменить финальный дизайн, что это позволило на 40 МГц увеличить тактовую частоту решения. Также ИИ позволяет оперировать большими группами объектов, чем это может инженер. Компания TSMC уже начала менять отношение к методам проектирования чипов, но завоёванный ею плацдарм пока мал и требует помощи в расширении.

Telegram-канал @overclockers_news - это удобный способ следить за новыми материалами на сайте. С картинками, расширенными описаниями и без рекламы.
Оценитe материал
рейтинг: 4.9 из 5
голосов: 18

Лента материалов раздела

Возможно вас заинтересует

Сейчас обсуждают