Инженеры Intel утверждают: "Режим PAT нельзя отключить"!

28 мая 2003, среда 09:29
Так уж получилось, что сегодня две новости про режим PAT, ускоряющий подсистему памяти на новейших чипсетах Intel, соседствуют в нашей новостной ленте. Тем не менее, рассматриваемая в текущей новости проблема заслуживала отдельного заголовка, поэтому решено было выделить ее в отдельное сообщение.

Наши американские коллеги на сайте Hard OCP занялись изучением одной проблемы, имевшей отношение к пресловутому режиму PAT. Дело в том, что сотрудники сайта 3D Xtreme в ходе тестирования материнской платы DFI на основе чипсета i875P обнаружили интересную зависимость: при установке четырех модулей памяти производительность подсистемы памяти снижается на 2% по сравнению с вариантом с использованием только двух разъемов DIMM:

Ситуация не изменялась при использовании односторонних или двух сторонних модулей DDR 400, поэтому авторы обзора решили приписать этот феномен странностям режима PAT. Они предположили, что при переходе на четыре слота памяти режим PAT отключается. Они также привели слух, согласно которому в асинхронном режиме работы режим PAT также неактивен. Если с последним еще можно согласиться, ведь режим PAT был предназначен для активизации на "предельных скоростях" свыше частоты шины 200 МГц, то первое умозаключение нуждалось в проверке.

Собственно, наши американские коллеги так и поступили, получив от инженеров Intel заявление, что на чипсете i875P вообще нельзя отключить режим PAT. Конечно, функция его отключения присутствует в BIOS, но на деле ей следовало бы дать другое название. Видимо, посредством BIOS можно выбирать степень оптимизации производительности, но режим PAT в любом случае остается активным.

Кстати, в ходе упоминавшегося теста сравнивалась производительность чипсета i875P при "включении" PAT в BIOS и без него. Преимущество от "включения" в редких случаях достигает 3%, а в большинстве тестов вообще пренебрежимо мало. Стало быть, истина на стороне инженеров Intel, что вполне закономерно :).

Феномен, возникающий при использовании более двух модулей памяти, можно объяснить простым увеличением задержек при обращении к более удаленным от контроллера памяти модулям. Подобное явление наблюдается на многих материнских платах на основе других чипсетов, поскольку максимальное быстродействие обеспечивается при установке модулей памяти в ближайшие к северному мосту разъемы DIMM. Разница в несколько миллиметров пути играет заметную роль на таких высоких скоростях передачи данных, поэтому объяснение вполне логичное. Кроме того, синхронизация потоков данных между бОльшим числом модулей может требовать увеличения задержек, что выливается в снижение производительности.

Оценитe материал

Возможно вас заинтересует

Сейчас обсуждают