Ещё в далёком 2006 году компания Intel намекнула, что может перейти на использование при создании кэш-памяти собственных процессоров ячеек памяти с эффектом плавающего заряда - так называемых Floating Body Cells (FBC). Позднее, в 2008 году, компанией был представлен прототип ячейки памяти типа FBC с планарной компоновкой и единственным затвором.

Переход на технологию FBC позволит не только увеличить плотность кэш-памяти в три-четыре раза, но и снизит себестоимость её производства. Нововведение позволит заменить состоящие из шести транзисторов ячейки памяти, которые используются в кэше процессоров Intel сегодня, на единственный транзистор с эффектом плавающего заряда. Теперь представители Intel заявляют, что выпуск памяти типа FBC можно будет наладить без использования технологии "кремний-на-изоляторе" (SOI) в рамках 15 нм техпроцесса и более "тонких" его последователей. Применение монолитной подложки позволяет значительно снизить себестоимость производства. Площадь одной ячейки памяти может уменьшиться до 0,01 квадратного микрометра. Совпадение результатов математического моделирования с данными экспериментов позволяет Intel надеяться, что разработки ведутся в правильном русле.